[반도체] TSMC, 8년 만에 S램 축소…'A14' 비트셀 0.017㎛² 미만, 2028년 양산 목표 - 링커리어 커뮤니티
[반도체] TSMC, 8년 만에 S램 축소…'A14' 비트셀 0.017㎛² 미만, 2028년 양산 목표
2026.10.27 09:27
After nearly a decade frozen at 0.021㎛², SRAM bitcell scaling resumes — a shift that reshapes cache density for AI accelerators.
📍 TSMC A14 공정의 6T 고밀도 S램 비트셀이 0.017㎛² 미만으로 축소 전망…2020년 N5 이후 약 8년간 0.021㎛²에 머물던 미세화 재개
📍 A14는 N2 대비 속도 10~15% 향상, 전력 25~30% 절감, 칩 밀도 약 20% 증가 목표…2028년 양산 예정
TSMC가 2028년 양산을 목표로 하는 A14 공정에서 6T 고밀도 S램 비트셀 면적을 0.017㎛² 미만으로 줄일 전망이라고 전자신문 등이 보도했다. S램 미세화는 2020년 N5(5나노) 도입 이후 약 8년간 0.021㎛²에서 멈춰 있었는데, 이번에 다시 축소가 이뤄지는 셈이다. 업계 소식통에 따르면 TSMC는 연말에 연구 성과를 공개하면서 세계 최소 S램 셀과 최고 수준의 S램 매크로 밀도를 내세울 계획이다. 인텔은 18A 공정에서 고밀도 셀 0.021㎛², 최대 매크로 밀도 38.1Mb/㎟를 지난해 ISSCC에서 공개했고, 삼성전자는 게이트올어라운드(GAA)를 먼저 도입했지만 최신 공정의 S램 셀 수치를 거의 공개하지 않아 직접 비교는 어렵다. A14는 N2 대비 속도 10~15% 향상, 전력 25~30% 절감, 칩 밀도 약 20% 증가를 목표로 한다. S램은 CPU·GPU·AI 가속기 내부의 빠른 캐시 메모리로, 로직만 미세화되고 S램은 잘 줄지 않으면서 칩에서 차지하는 면적 비중이 커져 왔다. 특히 AI 칩은 캐시 미스가 나면 외부 메모리까지 다녀와야 해 비용이 크다. 연산과 저장이 함께 미세화되면 같은 면적에 더 큰 캐시를 넣거나 같은 캐시를 더 작은 면적에 담을 수 있다. 파운드리 공정 경쟁이 로직을 넘어 S램·시스템 집적까지 확장되는 흐름인 만큼, 설계·공정 직무를 준비한다면 캐시 구조와 밀도 지표도 함께 익혀두면 좋다.
### 하닉_오하닉
설계 쪽 준비하는데 S램이나 캐시 구조도 면접에서 물어보나요?
2026.10.27 10:07
신고하기
작성자하닉_오하닉
신고글설계 쪽 준비하는데 S램이나 캐시 구조도 면접에서 물어보나요?
사유선택
허위 신고의 경우 서비스 이용제한과 같은 불이익을 받으실 수 있습니다.
신고
답글 쓰기
0
0 - ### 반도체취뽀취뽀
삼성은 수치를 안 내놓으니까 비교가 안 되는 게 좀 아쉽
2026.10.27 10:07
신고하기
작성자반도체취뽀취뽀
신고글삼성은 수치를 안 내놓으니까 비교가 안 되는 게 좀 아쉽
사유선택
허위 신고의 경우 서비스 이용제한과 같은 불이익을 받으실 수 있습니다.
신고
답글 쓰기
0
0 - ### 알람시계:)
2028년이면 그때쯤 파운드리 쪽 인력도 더 뽑으려나요
2026.10.27 10:08
신고하기
작성자알람시계:)
신고글 2028년이면 그때쯤 파운드리 쪽 인력도 더 뽑으려나요
사유선택
허위 신고의 경우 서비스 이용제한과 같은 불이익을 받으실 수 있습니다.
신고
답글 쓰기
0
0 - ### 지렁이렁지렁
8년 만에 S램이 줄어든다니 체감이 잘 안 되네 그만큼 어려웠나 보다
2026.10.27 10:15
신고하기
작성자지렁이렁지렁
신고글 8년 만에 S램이 줄어든다니 체감이 잘 안 되네 그만큼 어려웠나 보다
사유선택
허위 신고의 경우 서비스 이용제한과 같은 불이익을 받으실 수 있습니다.
신고
답글 쓰기
0
0